资源列表
[VHDL编程] Verilog
说明：在Verilog中有两种类型的赋值语句：连续赋值和过程赋值。赋值表达式由三个部分组成：左值、赋值运算符（=或<=）和右值。右值可以是任何类型的数据，包括net型和register型；但对连续赋值，左值必须是net类型的数据；而过程赋值，左值必须是register类型的数据。下面将作详细描述-There are two types in the Verilog assignment statement: continuous assignment and process assignment<林林> 在 2025-06-07 上传 | 大小：5kb | 下载：0
[VHDL编程] ERROR_COUNTING_BLOCK
说明：vhdl code for error counting blk in lms algorithm<lekshmi> 在 2025-06-07 上传 | 大小：5kb | 下载：0
[VHDL编程] WEIGHT_UPDATE_BLOCK
说明：weight updateblock of lms algorithm<lekshmi> 在 2025-06-07 上传 | 大小：5kb | 下载：0
[VHDL编程] QuadratureCounter
说明：gdf example for Quadrature Encoder Counter<Laskowy> 在 2025-06-07 上传 | 大小：5kb | 下载：0
[VHDL编程] 8-Bit-Up-Counter-With-Load
说明：8位计数器与负荷 -----------------------8位计数器与负荷 -8-Bit Up Counter With Load 1------------------------------------------------------- 2-- Design Name : up_counter_load 3-- File Name : up_counter_load.vhd 4-- Function : Up counter<王浩> 在 2025-06-07 上传 | 大小：5kb | 下载：0
[VHDL编程] URISC
说明：一个完整的带I/O和RAM，ROM的URISC,可以完成A+B/2的运算。实际上，通过对ROM的手工编程，可以实现8为数据的加减乘除，已经更加复杂的运算。-An ultimate URISC With I/Os, a RAM, a ROM,which can complete A+ B/2 calculations. In fact, through the ROM of the manual programming, it can do more calculations,such as A+<王斌> 在 2025-06-07 上传 | 大小：5kb | 下载：0
[VHDL编程] Timer
说明：嵌入式系统的单片集成定时器的Verilog实现。可实现多种配置模式，可作为通用的定时器设计模板-This is a standed timer for an SOC design.It can realize multible function need to design an micro process circut<dreamhunter> 在 2025-06-07 上传 | 大小：5kb | 下载：0