[VHDL编程] ltc2183

说明：在FPGA上编写的通过SPI总线配置外部ADC芯片LTC2183的程序，通过板级调试，验证可用。程序通过状态机实现，将需要配置的寄存器值转为SPI总线的数据格式发送出去。 -Configure external ADC chip LTC2183 via SPI bus program on FPGA written by board-level debugging, verification is available. Program through the state machine, you
<lszyx344> 在 2025-12-18 上传 | 大小：3kb | 下载：0

[VHDL编程] ledBanner

说明：This a verilog code for ledbanner. Ledbanner uses Seven segment display and will shift number display 0 up until 9 or vice versa. It is done through the use of clock input, reset botton and the direction botton. when the botton is unpressed, 0 - 9 wi
<renmica> 在 2025-12-18 上传 | 大小：3kb | 下载：0

[VHDL编程] BPSK_peng

说明：OFDM的BPSK调制与解调,有说明，有需要的朋友可以-OFDM BPSK modulation and demodulation, a note, a friend in need can look
<彭> 在 2025-12-18 上传 | 大小：3kb | 下载：0

[VHDL编程] QPSK_peng

说明：OFDM的QPSK调制与解调,有说明，有需要的朋友可以-OFDM QPSK modulation and demodulation, a note, a friend in need can look
<彭> 在 2025-12-18 上传 | 大小：3kb | 下载：0

[VHDL编程] huffman

说明：用verilog硬件语言实现了动态huffman编码，能够压缩字符串文件，展示了硬件的压缩率-Using verilog hardware descr iption language to achieve a dynamic huffman coding to compress the string file, showing the hardware compression rate
<张龙> 在 2025-12-18 上传 | 大小：3kb | 下载：0

[VHDL编程] fir128

说明：Discrete-Time FIR Filter, Filter length - 128, Number of Multipliers - 8, Number of States - 8.
<siv> 在 2025-12-18 上传 | 大小：3kb | 下载：0

[VHDL编程] stop_clock

说明：this is working code on Altera DE2 board , with Switches
<shobhit> 在 2025-12-18 上传 | 大小：3kb | 下载：0

[VHDL编程] ps2_vga

说明：ps2 vga for verilog Altera de2
<Primavera Arguelles> 在 2025-12-18 上传 | 大小：3kb | 下载：0

[VHDL编程] pidviaVhdl

说明：VHDL实现PID发动机转速控制,内置程序说明，一目了然-VHDL realize PID control engine speed, built-in program instructions at a glance
<焱斐然> 在 2025-12-18 上传 | 大小：3kb | 下载：0

[VHDL编程] alexander

说明：Alexander phase detector and simulation objects.
<nightmist> 在 2025-12-18 上传 | 大小：3kb | 下载：0

[VHDL编程] module-display

说明：数码管显示1234，通过调整开关决定数码管显示顺序为1234或4321.-Digital display 1234, by adjusting the switch determines the order of the digital display 1234 or 4321.
<yumiao> 在 2025-12-18 上传 | 大小：3kb | 下载：0

[VHDL编程] DDS

说明：主要现实FPGA中TLV5618模块，学习将模拟电流信号转化为数字信号，并且显示到数码管，本程序范围0-5V-TLV5618 major reality in the FPGA module, learning the analog current signal into a digital signal, and the digital display, the program range 0-5V
<李勇> 在 2025-12-18 上传 | 大小：3kb | 下载：0