[VHDL编程] DES_des

说明：DES 使用一个 56 位的密钥以及附加的 8 位奇偶校验位（每组的第8位作为奇偶校验位），产生最大 64 位的分组大小。这是一个迭代的分组密码，使用称为 Feistel 的技术。-DES uses a 56 bit key and an additional 8 bit parity bit (n = eighth as the parity bit), the largest 64 bit packet size. This is a block cipher an iterative, u
<zhusiwei> 在 2025-06-23 上传 | 大小：191kb | 下载：0

[VHDL编程] tlc549adc

说明：FPGA AD数据采集模块，实现模拟信号到数字信号转换。-FPGA AD data acquisition module, the analog signal to digital signal conversion.
<刘芳> 在 2025-06-23 上传 | 大小：670kb | 下载：0

[VHDL编程] you_ran

说明：串行UART接收，采用VHDL语言，供参考-Universal Asynchronous Receiver/Transmitter
<li bo> 在 2025-06-23 上传 | 大小：36kb | 下载：0

[VHDL编程] FreCounter

说明：中国地质大学sopc实验课程序。大三下学期！-China University of Geosciences sopc Lab program. Junior next semester!
<何加乐> 在 2025-06-23 上传 | 大小：1.33mb | 下载：0

[VHDL编程] cordic_exer

说明：自己编写的CORDIC文件，总共6层，收敛于y轴，即求平方根和正切函数-the cordic verilog HDL file made by myself
<速水隼> 在 2025-06-23 上传 | 大小：3kb | 下载：0

[VHDL编程] DPD_project

说明：预失真算法中，包络解波部分的verilog代码，有部分错误-envelope calculation of DPD algorithm ，verilong HDL language
<速水隼> 在 2025-06-23 上传 | 大小：8.16mb | 下载：0

[VHDL编程] naozhong

说明：fpga实现的闹钟程序。可以实现闹钟的基本功能。-fpga implementation alarm procedures. You can achieve the basic function alarm clock.
<方珍> 在 2025-06-23 上传 | 大小：298kb | 下载：0

[VHDL编程] mem

说明：一种用于测试SRAM阵列的MARCH-C算法；使用Verilog语言描述，包括SRAM模块、MRACH-C算法还有testbench-An algorithm for MARCH-C test SRAM array using Verilog language descr iption, including SRAM module, MRACH-C algorithms as well as testbench
<张云> 在 2025-06-23 上传 | 大小：70kb | 下载：0

[VHDL编程] FIR-FILTER

说明：FIR filter LUT based in vhdl
<sat> 在 2025-06-23 上传 | 大小：212kb | 下载：0

[VHDL编程] quartus-file

说明：利用VHDL编写SPI传输与接收协议，发送单字节信息，状态机思想-Use VHDL to write SPI transmission and receiving protocol, send a single-byte information, the state machine
<赵世林> 在 2025-06-23 上传 | 大小：815kb | 下载：0

[VHDL编程] clock

说明：用verilog编写的电子钟，里面用各个模块实现，使七段数码管上显示小时和分钟，读秒用数码管的点表示-Using verilog electronic clock, with each module inside, so the seven-segment digital display hours and minutes on the tube, with the point of a digital countdown said tube
<王赛捷> 在 2025-06-23 上传 | 大小：2kb | 下载：0

[VHDL编程] trafficlight

说明：VHDL编程的一个交通信号灯，红绿黄灯切换，分主干道支干道，含代码和报告-VHDL programming a traffic lights, red and yellow switch, sub-trunk branch roads, including code and reports
<王雷> 在 2025-06-23 上传 | 大小：626kb | 下载：0