[VHDL编程] LED_Counter

说明：this code show how to use Altium to coding LED Counter on FPGA-CPLD
<fazel> 在 2025-06-20 上传 | 大小：325kb | 下载：0

[VHDL编程] LEDglow

说明：this code show how to use Altium to coding LED glow on FPGA-CPLD
<fazel> 在 2025-06-20 上传 | 大小：181kb | 下载：0

[VHDL编程] RS232

说明：this code show how to use Altium to coding RS232 on FPGA-CPLD
<fazel> 在 2025-06-20 上传 | 大小：171kb | 下载：0

[VHDL编程] SEG_BUS

说明：this code show to use Altium to coding 7 Segment BUS on FPGA-CPLD -this code show how to use Altium to coding 7 Segment BUS on FPGA-CPLD
<fazel> 在 2025-06-20 上传 | 大小：189kb | 下载：0

[VHDL编程] SW-LED

说明：this code show to use Altium to coding Switch and LED on FPGA-CPLD -this code show how to use Altium to coding Switch and LED on FPGA-CPLD
<fazel> 在 2025-06-20 上传 | 大小：72kb | 下载：0

[VHDL编程] SW-BIZ-REL

说明：this code show to use Altium to coding Relay and Switch and Beezer on FPGA-CPLD -this code show how to use Altium to coding Relay and Switch and Beezer on FPGA-CPLD
<fazel> 在 2025-06-20 上传 | 大小：57kb | 下载：0

[VHDL编程] SEG-1

说明：this code show to use Altium to coding Single 7 Segment on FPGA-CPLD -this code show how to use Altium to coding Single 7 Segment on FPGA-CPLD
<fazel> 在 2025-06-20 上传 | 大小：101kb | 下载：0

[VHDL编程] taximeter

说明：利用 VHDL语言、PLD设计出租车计费系统,采用VHDL编写租车计费器系统程序,采用MAX+PLUSII软件作为开发平台,进行了程序仿真,验证设计实现了出租车 计价器的相关功能。 .-Using VHDL, PLD design taxi billing system, using VHDL prepared Car billing system procedures, using MAX+PLUSII software as a development platform for the si
<zhonga> 在 2025-06-20 上传 | 大小：541kb | 下载：0

[VHDL编程] FPGA00Verilog

说明：该文件能够用verilog语言实现FPGA与电脑的串口通信，高效准确。-This file can use verilog language implementation of FPGA and computer serial port communication.
<qiuxiaohui> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] light

说明：基于FPGA的点灯游戏，完整工程。包括鼠标控制，键盘控制，SVGA显示等-Light game based on FPGA, the whole project which includes keyboard control, SVGA and so on.
<YGP> 在 2025-06-20 上传 | 大小：19.57mb | 下载：0

[VHDL编程] fsm

说明：verilog四状态状态机 带异步清零端和测试向量 mealy型状态机 很好用哦 -verilog four state machine with asynchronous clear end and test vectors mealy-type state machine oh well
<普通场> 在 2025-06-20 上传 | 大小：308kb | 下载：0

[VHDL编程] asyn-fifo

说明：功能就是一个FIFO，first in first out！避免跨时钟域的亚稳态-Function is a FIFO, first in first out! To avoid the cross clock domain metastable
<zhusiwei> 在 2025-06-20 上传 | 大小：183kb | 下载：0