[VHDL编程] 2014-4-23

说明：正弦信号发生器，rom78需要自己设置。请参考其他资料-Sinusoidal signal generator
<王柳> 在 2025-06-20 上传 | 大小：5kb | 下载：0

[VHDL编程] run_led

说明：Xilinx FPGA, ISE工程文件，Verilog语言实现流水灯，设计了分频器，可精确到点亮时间为一秒，可控制流水灯左右移位方向-Xilinx FPGA, ISE project file, Verilog language water lights, designed divider, accurate to one second light time, you can control the direction of light water left shift
<zy> 在 2025-06-20 上传 | 大小：297kb | 下载：0

[VHDL编程] arbiter2

说明：The logic design of an efficient and fast round robin arbiter in Verilog or any other HDL language relies on the capability to find the next requestor to grant without losing cycles and with minimal logical stages. Using the fastest logic constructs
<thanh> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-interface

说明：基于fpga的verilog语言 实现的串口接收发送数据编程-fpga serial
<时迁> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog

说明：使用verilog编写的各种例程 从简单到复杂应有尽有-Use a variety of routines written in verilog
<时迁> 在 2025-06-20 上传 | 大小：5.74mb | 下载：0

[VHDL编程] caiyang

说明：数字视频光端机发送端采样过程编码二十字有木有-Digital Video Optical sending end sampling procedure coding
<斑马> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] ssram_latest.tar

说明：SSRAM接口,就是同步静态随机存取存储器接口整个工程文件，包括从前端verilog设计到后端仿真的整个工程-SSRAM interface is synchronous static random access memory interface entire project, including the design from the front to the back verilog simulation of the entire project
<王发神经> 在 2025-06-20 上传 | 大小：3kb | 下载：0

[VHDL编程] PGen

说明：double pulse generator start with trick signal control time between pulse by serial loading
<Saksith Thepprasith> 在 2025-06-20 上传 | 大小：639kb | 下载：0

[VHDL编程] seg22

说明：用VHDL语言编写，在cycloneii EP2C5T144C8N上实现计数器在数码管上的显示-Using VHDL language, on cycloneii EP2C5T144C8N achieve counter displayed on the digital control
<甘悦> 在 2025-06-20 上传 | 大小：551kb | 下载：0

[VHDL编程] Puncture

说明：OFDM编码技术中，删余模块的编码，包括了2/3和3/4-OFDM coding, the coding puncturing module, including 2/3 and 3/4
<张三> 在 2025-06-20 上传 | 大小：4kb | 下载：0

[VHDL编程] counter

说明：同步清零的可逆计数器，带时钟分频 Verilog HDL语言编写-Synchronous clear reversible counter with clock divider Verilog HDL language
<王军> 在 2025-06-20 上传 | 大小：329kb | 下载：0

[VHDL编程] ds18b20

说明：ds18b20实现的温度采集系统，分为接口时序和温度转换为bcd代码两部分。-The temperature acquisition circuit design based on FPGA
<林枫> 在 2025-06-20 上传 | 大小：4kb | 下载：0