搜索资源列表
leg_source
- verilog hdl编写,六段流水线CPU.程序完整，功能强惊。分为多模块编写-verilog hdl prepared replace pipelined CPU. The integrity of the process, strong function scared. Divided into multiple modules prepared
redandyellow
- 交通灯，十字路口红绿灯的VHDL程序，绝对可用-traffic lights, traffic lights crossroads VHDL procedures, absolutely available
chap5
- 《Verilog HDL 程序设计教程》2-"Verilog HDL Design Guide," 2
chap7
- 《Verilog HDL 程序设计教程》4-"Verilog HDL Design Guide" 4
chap8
- 《Verilog HDL 程序设计教程》5-"Verilog HDL Design Guide" 5
chap9
- 《Verilog HDL 程序设计教程》6-"Verilog HDL Design Guide" 6
chap10
- 《Verilog HDL 程序设计教程》7-"Verilog HDL Design Guide," 7
chap11
- 《Verilog HDL 程序设计教程》8-"Verilog HDL Design Guide" 8
chap12
- 《Verilog HDL 程序设计教程》9-"Verilog HDL Design Guide" 9
24bitdisplay
- 一个VEILOG HDL程序，可以直接应用，-A VEILOG HDL procedures, can be applied directly,
lcd
- 用FPGA来控制2*16LCD的程序，采用VHDL语言来编写，并且我把他转换为verilog语言，有意者请联系；
veriloguartrx
- verilogHDL编写的串口检测程序，自己写的，相对其他的代码，本程序比较简短，初学者容易掌握。-verilogHDL prepared by serial testing procedures, their own writing, compared with other code, the procedure relatively brief, easy to grasp for beginners.
altera_ram
- 本程序对如何使用altera系列芯片片上ram进行实例演示，采用Verilog HDL语言编写，并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序，值得一看。-This procedure of how to use the altera series chip-chip ram for example demonstration, using Verilog HDL language, and u
uartverlog
- 占用资源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分频来修改波特率，模式为1个启始位，8位数据位，1个停止位；带1字节缓存；当缓存空时输出空信号-Occupy fewer resources verilog HDL uart interface adopted a fixed baud rate of 115200, can modify the procedure to modify th
viterbi
- VHDL 程序，实现vertibe的编码和解码。-VHDL procedures vertibe realize the encoding and decoding.
Veilogbook
- 第一章 数字信号处理、计算、程序、算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 第五章 基本运算逻辑和它们的Verilog HDL模型 第六章 运算和数据流动控制逻辑 第七章 有限状态机和可综合风格的Verilog HDL-The first chapter of digital signal pr
digtalclk
- 用Altera公司的QuartusII编写的电子钟程序，可以下载至开发板，实现一个智能数字钟功能，计时，校时，闹钟，跑表等功能，也可用于学习verilog HDL语言与数字逻辑-Using Altera s QuartusII procedures for the preparation of electronic bell, you can download to a development board, the realizatio
AD7865test1
- verilog hdl写的利用fpga控制ad7865进行多路ad数据采集的程序源代码。-err
LCD_Driver
- LCD的驱动程序 用verilog HDL 编写 可以用于FPGA上 经过测试 可以使用-LCD driver with verilog HDL can be used for the preparation of the FPGA can be tested using
jianpansaomiao__verilog
- 一个veriloghdl编写的键盘扫描程序-Veriloghdl the preparation of a keyboard scanner