[VHDL编程] just_clock

说明：Just a clock made for basys3 in vivado.
<Ivrine> 在 2025-06-06 上传 | 大小：538kb | 下载：0

[VHDL编程] crc7

说明：以crc7为例进行UVM的验证 Part 1： 搭建环境。 本文使用的Quartus II 13.1（64 bit），器件库MAX V。写了一个Verilog的简单的crc7。 仿真环境是ModelSim 10.2c。虽说自带UVM库。但是，没找到Modelsim自带的uvm_dpi.dll，于是，还重新编译了一番。 本文在win 10下。下载uvm-1.1d（现在最新版本有1.2d了），放好。(crc7 code by system verilog language)
<viviergan> 在 2025-06-06 上传 | 大小：8.64mb | 下载：0

[VHDL编程] DE2-115_book_all_sourcefiles

说明：逻辑设计电路DE2-115实战宝典范例源代码(Logical design circuit DE2-115 real battle case source code)
<May_Be_Here> 在 2025-06-06 上传 | 大小：20.78mb | 下载：0

[VHDL编程] 秒表

说明：秒表,vga显示，可修改时间，可设置闹钟(The stopwatch, VGA display, can modify the time, can set the alarm clock)
<小二郎儿> 在 2025-06-06 上传 | 大小：2.59mb | 下载：0

[VHDL编程] IC设计流程和设计方法

说明：IC的设计可以分为两个部分，分别为：前端设计（也称逻辑设计）和后端设计（也称物理设计），这两个部分并没有统一严格的界限，凡涉及到与工艺有关的设计可称为后端设计。(The design of IC can be divided into two parts: front-end design (also called logic design) and back-end design (also known as physical design). These two parts do not h
<叮咯咙咚呛36> 在 2025-06-06 上传 | 大小：888kb | 下载：0

[VHDL编程] Archive

说明：FPGA Basics FPGA coding
<ubaid> 在 2025-06-06 上传 | 大小：2.63mb | 下载：0

[VHDL编程] microblaze实例教程

说明：一般而言，Xilinx Microblaze会被用来在系统中做一些控制类和简单接口的辅助性工作，比如运行IIC、SPI、UART之类的低速接口驱动，对FPGA逻辑功能模块初始化配置及做些辅助计算等等。类程序的代码量普遍不大，常常在十几KB到几时KB之间，因此对存储的需求通常也不是太高，使用FPGA内部RAM资源便已经够用(Generally speaking, Xilinx Microblaze will be used to do some auxiliary work of control
<叮咯咙咚呛36> 在 2025-06-06 上传 | 大小：25.68mb | 下载：0

[VHDL编程] scia_loopback

说明：C2000 F28069 USB to Mouse example(Ti C2000 F28069 USB to Mouse example)
<JoeZhouq> 在 2025-06-06 上传 | 大小：6kb | 下载：0

[VHDL编程] Vivado使用教程

说明：这是关于VIVADO的使用教程，对于初学者来说，非常有用(This is a tutorial on the use of VIVADO, for beginners, it is very useful)
<记忆中的我> 在 2025-06-06 上传 | 大小：2.47mb | 下载：0

[VHDL编程] KEY

说明：使用verilog编写的用按键控制LED灯，对于初学者是很好的锻炼(Using the key to control the LED lamp with Verilog is a good exercise for the beginner.)
<记忆中的我> 在 2025-06-06 上传 | 大小：1.23mb | 下载：0

[VHDL编程] ALU32

说明：采用booth算法，实现了32位的ALU。(The 32 bit ALU is realized by using the Booth algorithm.)
<jetyeah> 在 2025-06-06 上传 | 大小：1.68mb | 下载：0

[VHDL编程] 北航MIPS多周期

说明：多周期流水线处理器的verilog实现。(The Verilog implementation of a multi cycle pipelined processor.)
<jetyeah> 在 2025-06-06 上传 | 大小：13.9mb | 下载：0