[VHDL编程] 北航MIPS多周期

说明：多周期流水线处理器的verilog实现。(The Verilog implementation of a multi cycle pipelined processor.)
<jetyeah> 在 2025-12-18 上传 | 大小：13.9mb | 下载：0

[VHDL编程] 他和它的故事 VerilogHDL之系列笔记

说明：他和它的故事之一些对verilog实验的思考和笔记。(Some thoughts and notes on the Verilog experiment.)
<jetyeah> 在 2025-12-18 上传 | 大小：23.21mb | 下载：0

[VHDL编程] Receiver_spartn6_v1

说明：Implement design of UART receiver in verilog
<Armaghan> 在 2025-12-18 上传 | 大小：40kb | 下载：0

[VHDL编程] bcd counter

说明：Binary counter design in verilog
<Armaghan> 在 2025-12-18 上传 | 大小：172kb | 下载：0

[VHDL编程] Verilog教程-夏宇闻

说明：verilog 教程 PPT版本 语法 结构 设计技巧等(Verilog tutorial PPT version)
<seiko> 在 2025-12-18 上传 | 大小：1.28mb | 下载：0

[VHDL编程] PLL

说明：verilog编写的锁相环程序。可以对照参考(Verilog prepared by the phase-locked loop program. Can control reference)
<端木熊> 在 2025-12-18 上传 | 大小：2kb | 下载：0

[VHDL编程] ethernet_interface_20160424_A

说明：基于Xilinx Spartan-6开发板，实现以太网通信(Ethernet communication)
<knifesxl> 在 2025-12-18 上传 | 大小：24.04mb | 下载：0

[VHDL编程] imports

说明：用FPGA实现UDP/IP协议，对于想用FPGA实现UDP/IP协议的可以看一看(Implementation of UDP/IP protocol with FPGA)
<蝶儿轻点> 在 2025-12-18 上传 | 大小：40kb | 下载：0

[VHDL编程] Viscosity_1.7.7[sn]

说明：Viscosicty is a vpn app
<vartana> 在 2025-12-18 上传 | 大小：15.71mb | 下载：0

[VHDL编程] frequency divider and testbench

说明：a frequency divider and test bench with simulation results
<abitofhero> 在 2025-12-18 上传 | 大小：482kb | 下载：0

[VHDL编程] epm240_example

说明：VHDL代码，共10个程序，分别是1分频器2状态机3计数器4拨码开关对应数码管显示5键盘及显示6键盘显示7交通灯8汉字滚动9ADC0804直流采样和显示10正弦波发生器(A total of 10 procedures, namely, 1 frequency dividers, 2 state machines, 3 counters, 4 dial switches, corresponding to digital tube display 5 keyboard and display 6
<girl_lily> 在 2025-12-18 上传 | 大小：308kb | 下载：0

[VHDL编程] risc_spm_v14

说明：使用Altera CycloneIV 用Verilog语言实现一个精简指令集cpu(Using Altera CycloneIV to implement a streamlined instruction set CPU in Verilog language)
<LucienJ> 在 2025-12-18 上传 | 大小：1.01mb | 下载：0