资源列表
[VHDL编程] 他和它的故事 VerilogHDL之系列笔记
说明:他和它的故事之一些对verilog实验的思考和笔记。(Some thoughts and notes on the Verilog experiment.)<jetyeah> 在 2025-06-06 上传 | 大小:23.21mb | 下载:0
[VHDL编程] Receiver_spartn6_v1
说明:Implement design of UART receiver in verilog<Armaghan> 在 2025-06-06 上传 | 大小:40kb | 下载:0
[VHDL编程] bcd counter
说明:Binary counter design in verilog<Armaghan> 在 2025-06-06 上传 | 大小:172kb | 下载:0
[VHDL编程] Verilog教程-夏宇闻
说明:verilog 教程 PPT版本 语法 结构 设计技巧等(Verilog tutorial PPT version)<seiko> 在 2025-06-06 上传 | 大小:1.28mb | 下载:0
[VHDL编程] ethernet_interface_20160424_A
说明:基于Xilinx Spartan-6开发板,实现以太网通信(Ethernet communication)<knifesxl> 在 2025-06-06 上传 | 大小:24.04mb | 下载:0
[VHDL编程] Viscosity_1.7.7[sn]
说明:Viscosicty is a vpn app<vartana> 在 2025-06-06 上传 | 大小:15.71mb | 下载:0
[VHDL编程] frequency divider and testbench
说明:a frequency divider and test bench with simulation results<abitofhero> 在 2025-06-06 上传 | 大小:482kb | 下载:0
[VHDL编程] epm240_example
说明:VHDL代码,共10个程序,分别是1分频器2状态机3计数器4拨码开关对应数码管显示5键盘及显示6键盘显示7交通灯8汉字滚动9ADC0804直流采样和显示10正弦波发生器(A total of 10 procedures, namely, 1 frequency dividers, 2 state machines, 3 counters, 4 dial switches, corresponding to digital tube display 5 keyboard and display 6<girl_lily> 在 2025-06-06 上传 | 大小:308kb | 下载:0
[VHDL编程] risc_spm_v14
说明:使用Altera CycloneIV 用Verilog语言实现一个精简指令集cpu(Using Altera CycloneIV to implement a streamlined instruction set CPU in Verilog language)<LucienJ> 在 2025-06-06 上传 | 大小:1.01mb | 下载:0
[VHDL编程] 1
说明:VHDL代码,一些课本的小程序。包含3线-8线译码器,4选1选择器,6层电梯,8线-3线编码器,8线-3线优先编码器,8选1,BCD-7段显示译码器真值表,半加器,摩尔状态机,数字频率计,数字时钟,序列检测器的设计,一般状态机等等。(VHDL code, some textbooks for small programs. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3 prio<zidting> 在 2025-06-06 上传 | 大小:443kb | 下载:0