搜索资源列表
I2C(VHDLVerilogHDL)
- 有两个，一个用VHDL编写的I2C，一个Verilog hdl语言编写的-Have two, one with VHDL prepared I2C, a Verilog hdl languages
verylogHDL
- verylog hdl教程，硬件编程语言，简单易学，它的语法比起VHDL来说没有那么严格，很适合初学者学习，如果你有C，pascal或者其他语言的基础应该能很快学习入门，本人还有VHDL的视频教程，有意者可以联系我，QQ：25956661-verylog hdl tutorials, hardware programming language, easy to learn, and its grammar than VHDL is no
dpll_fpga
- 基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案-FPGA-based design of digital phase-locked loop, a by the differential ahead of/lag type seizure constitutes a digital phase-locked loop phase of the Verilog-HDL mode
uart_0
- 异步串行通信Uart接口设计，Verilog HDL程序，嵌入式必备哦-Asynchronous serial communication UART Interface Design, Verilog HDL procedures essential embedded Oh
hdl_dump
- 在电脑上通过此软件可以识别PS2游戏机的硬盘,可以通过网络或直接挂PS2游戏机的硬盘灌游戏光盘镜像文件进去,配合HDL工具使用,这是此工具的源码.-Computer software can be identified through this PS2 game console
HDL
- RGB和YCbCr相互转换的Verelog程序-RGB and YCbCr mutual conversion process Verelog
VGA_1024×768×85
- 用verilog hdl实现的VGA显示彩条信号，其中包括VGA时序、竖彩条、横彩条、棋盘格-Using verilog hdl realize the VGA display color signals, including VGA timing, vertical color, Wang Cai, the checkerboard lattice
2005-9-5-M8AY1EQBIPZD4SWW
- 介绍了一种采用硬件控制的自动数据采集系统的设计方法，包括数字系统自顶向下的设计思路、Verilog HDL对系统硬件的描述和状态机的设计以及MAX+PLUSII开发软件的仿真。设计结果表明：该采集系统具有很高的实用价值，极大地提高了系统的信号处理能力。-Introduce a hardware-controlled automated data acquisition system design methods, including d
FIR
- ＦＰＧＡ实现数字滤波器，基于硬件描述语言ＶＥＲＩＬＯＧ ＨＤＬ，顶层文件ＦＩＲ．Ｖ-FPGA realization of digital filters, based on the hardware descr iption language VERILOG HDL, the top-level file FIR. V
TOUBIYINLIAO
- verilog HDL自动投币售饮料机程序，分一元和五毛，有找零功能。-verilog HDL automatic coin machine beverage sale procedures, sub-one dollar and fifty cents, and give change function.
SELLER
- 基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数，最大9.90元，如果大于该数值，新投入的硬币会退出,选择货物的输入信号Ia,Ib,Ic,Id,Ie和一个放弃信号
UART_send
- Verilog HDL 串口发送程序，在ACTEL Fusion FPGA上实验成功 ，和大家一起分享！^_^-Verilog HDL send serial procedures, ACTEL Fusion FPGA in the success of the experiment, and share with everyone! ^ _ ^
VerilogHDL_programmer_tutorial_and_source_code
- 《Verilog HDL 程序设计教程》及配套源码
beijing_university_verilog_reference
- 北大verilog hdl课件！内部资料，内含大量的工程实例，是学习的好资料-Verilog hdl North courseware! Internal information, including a large number of engineering practice, is to learn from the good information
Verilog_sourcecode
- 清华大学verilog hdl源码例子，作业，内含源代码，详细的文档说明，非常有用-Tsinghua University, verilog hdl code examples work, containing the source code, detailed documentation, very useful
source
- 包含了四位计数器等基本数字模块的的verilog HDL程序代码,该功能实现,可以直接利用DC进行综合,得到硬件电路,亦能够转换成VHDL语言进行综合-Contains four basic digital counter module of the verilog HDL code, the functions can be integrated directly using DC, the hardware circuit, was
BeiJingDaXue_verilog_PPT
- 数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系 Verilog完整课件，是学习verilog HDL的很好的参考资料。 -Introduction to digital integrated circuit design- from the territory in HDL mts Microelectronics Department of Beijing University Verilog
LFSR
- 自动生成线形反馈移位寄存器的各种HDL源代码和原理图的工具-Automatic generation of linear feedback shift register of a variety of HDL source code and schematic tools
rece_7E
- HDLC控制接收数据开始标志7E和去零模块，用于FPGA与E1相接，Verilog HDL语言编写-HDLC control began to receive data to the zero mark 7E and modules for use in FPGA and E1 phase, Verilog HDL language
200759102123376
- Verilog HDL数字控制系统设计实例-Verilog HDL Digital Control System Design Example