搜索资源列表
desigingCRCwithVDHL
- 用VHDL设计CRC发生器和校验器，供初学者参考。-CRC generator and calibration device for advanced users.
16bitAtoDConverter
- VHDL设计——16位A/D转换器的设计-VHDL Design-- 16-bit A/D converter design
16bitDtoAConverter
- VHDL设计——16位D/A转换器的设计-VHDL Design-- 16-bit D/A converter design
vhdl2DPSK
- 用VHDL设计了一种2DPSK信号产生器，测试和实际应用表明其性能稳定可靠。-VHDL design of a 2DPSK Signal Generator, testing and practical application show that its performance is stable and reliable.
vhdl-examples
- 这是eda初学者可以借鉴的两个关于电子频率计的VHDL设计实例-This is the EDA beginners can learn from two of electronic Cymometer VHDL Design Example
tcdg[1].vhdl
- 直接仿真就可以使用，子密钥的输出采用了优化设计，节省了资源。-direct simulation can be used, the output Subkey using the optimum design, saving resources.
VHDLcontrolCurentmotor
- VHDL设计直流电机的典型例子，适合教学或自学案例-VHDL design Motor typical example, for teaching or self-Case
VHDLdesignGame
- 用VHDl设计一个小游戏的例子，适合教学或自学使用-VHDl design with a small example of the game, suitable for use or self-teaching
(7)VHDL
- 是老师介绍的一些关于vhdl设计的源程序及讲解，感觉还不错，要不你们-teachers on the design of some of the source code vhdl and briefings, the feeling was pretty good, you want to try
cpu-leon3-gr-pci-xc2v3000
- 一个使用VHDL设计的具有强大功能的32位CPU，这个文件包含了与之配套的PCI位码文件及配置程序。-A VHDL design with the use of powerful 32-bit CPU, this document contains a complete set of the PCI code files and configuration procedures.
clock_VHDL
- VHDL设计的数字时钟，有闹钟、整点报时等功能-VHDL design of the digital clock has an alarm clock, the whole point timekeeping functions
szzsybk
- vhdl设计的简易数字钟，里面有报告的模板，设计思想，设计图，模块代码，简单易懂。-VHDL design of a simple digital clock, there are report templates, design ideas, design, module code, easy-to-read.
83007
- VHDL设计实例 VHDL设计实例-VHDL Design Example VHDL Design Example
jiaotongdeng
- 交通灯VHDL设计，所有程序和顶层逻辑图都有，编译已通过，管脚分配可按实际分配-VHDL design of traffic lights, all the procedures and have a top-level logic diagram, the compiler has passed, according to the actual distribution of pin allocation
vhdl-intermediate
- VHDL进阶，在VHDL初步的基础上，使读者进一步深入了解VHDL语言现象和语句规划的特点，以及应用VHDL表达与设计电路的方法。-Advanced VHDL in VHDL preliminary basis, so that readers further insight into the phenomenon of VHDL language and expressions of the characteristics of pl
whb4to1QDVHDL1
- whb4选1抢答器VHDL设计1,比较简单实用，我得课程设计初稿-1 Answer whb4 election browser VHDL design one, relatively simple and practical, I have the first draft of the curriculum design
VHDLProgrammingandImplementation
- VHDL 设计与实现的完整代码，很好的学习资料-VHDL Design and Implementation of a complete code, good learning materials
Fundamentals.of.Digital.Logic.with.VHDL-source.ZIP
- <数字逻辑与VHDL设计>代码 作者：STEPHEN BROWN，ZVONKO VRANESIC 边计年译 -《Fundamentals of Digital Logic with VHDL》 [Brown,Vranesic-2005] code Bian Jinian Translation
VHDL-topics-Electronic-locks
- VHDL密码锁设计专题，学习使用VHDL设计密码锁-VHDL design of the password lock feature and learning to use the VHDL design code lock
vhdl
- 抢答器的vhdl设计 设计任务： （1）设计一个可容纳4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 （2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 （3）设置一个主持人“复位”按钮。 （4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，由指示灯显示抢答组的编号，同时扬声器发出2~3秒的音响。 扩展功能： （5）设置一个计分电路，每组开始预制100分，由主持人计分，