搜索资源列表
qiangdaqi
- 用VHDL设计的7人的抢答器,优点是代码简单,特别适合初学着作为练习和增强代码编写能力的练习,好处-Designed using VHDL Answer 7 people, and the advantages of the code is simple, particularly suitable for the beginner as coding exercises and strengthen the capacity of e
VHDL-chengxusheji
- vhdl程序设计,是学习硬件描述语言的良好资料,是硬件工程师的必备资料.-VHDL programming, hardware descr iption language is to learn from the good data is essential information on the hardware engineers.
vhdl
- 设计一个由甲、乙双方参赛，有裁判的3人乒乓球游戏机-Design of an A, B or both sides participating, there are 3 referee s table tennis game
vhdl
- VHDL是Very High Speed Integrated Circuit Hardware Descr iption Language的缩写， 意思是超高速集成电路硬件描述语言。对于复杂的数字系统的设计，它有独特的作用。它的硬件描述能力强，能轻易的描述出硬件的结构和功能。这种语言的应用至少意味着两种重大的改变：电路的设计竟然可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。随着现代技术的发展，这种语言的效益与作用日
VHDL
- VHDL硬件描述语言与数字逻辑电路设计，需要的朋友可以下载。-err
FPGAUART
- 用VHDl设计UART的文章，使用QuartusII平台-Design with VHDL UART article, use QuartusII platform
VHDL
- VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考-VHDL hardware descr iption language and digital logic circuit design- to learn FPGA/CPLD can reference
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC08
VHDL
- VHDL 设计中电路简化问题的探讨 word文件-VHDL design of the circuit to simplify the problem of word document
vhdl
- 伪随机序列发生器的vhdl算法 设计一个伪随机序列发生器，采用的生成多项式为1+X^3+X^7。要求具有一个RESET端和两个控制端来调整寄存器初值（程序中设定好四种非零初值可选）。 -Pseudo-random sequence generator algorithm VHDL design of a pseudo-random sequence generator, using the generation polynomi
VHDL
- _TENNIS 基于FPGA的乒乓球游戏硬件电路的设计与实现，有完整的 代码，并有PDF详细说明如何 VHDL - www_pudn_com.files-_TENNIS Table tennis game based on the FPGA hardware circuit design and realization of a complete code, and a detailed account of how PDF has V
DDs
- 这是我的毕业设计，是用VHDL编程的直接扩频发生器。-This is my graduation project is the use of VHDL programming direct spread-spectrum generator.
vhdl
- vhdl的一些源代码，包括dds 设计，交通灯设计，信号发生器设计的一些源代码-Some of VHDL source code, including dds design, traffic signal design, signal generator designed a number of source code
vhdlddfs
- 用VHDL设计直接数字频率合成器-VHDL design with direct digital frequency synthesizer
AdvancedFPGADesign
- 国外最新出版的高级VHDL设计指南，内容新，对从事VHDL设计的人员很有帮助，：）。-Abroad, the latest high-level VHDL design of the publication of guidelines, the contents of the new VHDL design of personnel engaged in very helpful:).
vedio
- VHDL设计的高速图像采集模块源码，离散余弦变换，图像压缩与编码源码-VHDL design of high-speed image acquisition module source, discrete cosine transform, image compression and encoding source
simplecpu
- 介绍使用VHDL设计一个简单cpu，文档包含说明文档，对vhdl的学习非常有用。-On the use of VHDL to design a simple cpu, document contains documentation of VHDL study very useful.
VHDL
- 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块. -Using VHDL digital frequency meter, 1. Time-base generation and frequency measurement timing control circuit module 2. Analyte signal pulse counti
CPU
- 简单的16位CPU的VHDL设计 vhdl代码和cpu设计过程-Simple 16-bit CPU design of the VHDL code and VHDL design process cpu
VHDL
- 数字系统与VHDL程序设计语言,更好的学习EDA.-Digital systems with VHDL programming language, better learning EDA.