搜索资源列表
synchronous vs asynchronous reset
- 介绍vhdl设计中，同步复位与异步复位的优劣
四位移位寄存器用vhdl语言设计
- 四位移位寄存器用vhdl语言设计
NAND FLASH VHDL
- nand flash的VHDL编程设计
Silicon_Integrity，VHDL
- 信号完整性，设计FPGA的基础-signal integrity, design based FPGA
十字路*通灯控制器设计
- 使用VHDL实现十字路*通灯控制器设计，适用于初学者-use VHDL crossroads traffic signal controller design, applicable to beginners
USB 1.1 IP-CORE和设计范例 VHDL源代码
- USB 1.1 IP-CORE和设计范例 VHDL源代码-Sample program for USB1.1 IP core design, VHDL source code
VHDL作业－张晓峰036099149
- VHDL的四选一选择器-VHDL four elected a selector
7状态机设计
- 这是“状态机设计（讲稿）”，希望对正在学VHDL的同学有帮助，谢谢！-This is the "state machine design (the scr ipt)", and I hope to learn VHDL is there to help the students, thank you!
hdb3 decoder
- 我上期做的VHDL设计方案，用于在FPGA或CPLD中实现HDB3的编码-I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code
fpga加密设计方法
- FPGA加密的方法，对于那些需要加密自己的vhdl源代码的人来说，很有用-FPGA encryption methods for those who need to encrypt their VHDL source code in a way, very useful
EDA技术与PLD设计
- 难得一见的"EDA技术与PLD设计"课程的课件--A good lesson on "EDA technique and PLD design".
Microsoft Windows CE 程序设计
- 《Microsoft Windows CE 程序设计》书上的源代码-"Microsoft Windows CE program design" book on the source code
标准的串口通讯设计VHDL
- 标准的异步串口通讯设计程序——基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme
数字锁相环设计源程序
- PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, i
VHDL语言100例详解
- VHDL语言100例详解。详细讲解了用VHDL语言进行数字电路和数字系统设计的知识。用100个实例，不仅进行基础的门电路设计，而且还有较为复杂的数字系统设计。这些实例可以直接被调用。-VHDL Elaborates on 100 cases. Detailed account of VHDL for digital circuits and digital systems design knowledge. With 100 examp
经典设计VHDL源代码
- 非常好的VHDL小程序。内容齐全。基本的功能都有。-very good VHDL small programs. Content complete. The basic functions have.
CRC校验参考设计_xilinx_vhdl
- 可配置CRC参考设计 xilinx提供的VHDL-configurable CRC reference design for Xilinx VHDL
ZBT SRAM控制器参考设计vhdl_xilinx
- ZBT SRAM控制器参考设计，xilinx提供的VHDL源代码-ZBT SRAM controller reference design for Xilinx VHDL source code
USB接口控制器参考设计_xilinx提供_vhdl
- USB接口控制器参考设计，xilinx提供的VHDL源代码-USB interface controller reference design for Xilinx VHDL source code
8位大小比较器
- 8位大小比较器的VHDL源代码，Magnitude Comparator VHDL descr iption of a 4-bit magnitude comparator with expansion inputs-eight compared with the size of the VHDL source code, Magnitude Comparator VHDL descr iption of a 4-bit magn