搜索资源列表
二阶锁相环设计中环路参数的选择
- 用于载波恢复的锁相环参数设计 很有用的哦,希望下载看看,对你有帮助的-for carrier recovery PLL parameters useful in the design Oh, look at the download, you have to help
锁相环计算
- 这是我编写的计算锁相环分频数的一个工具-This is my calculation prepared by the sub - PLL frequency of a tool
数字锁相环
- PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input frequency (receive data), Fo (Q5) i
三相电压不平衡条件下锁相环的设计与实现
- 为了保证并网逆变器、静止同步补偿器等电力电子装置在三相不平衡、畸变或 电压突降条件下正常工作,要求必须研究使用高性能锁相电路跟踪检测技术，能够快 速、准确地锁定正序基波电压相位。本文针对三相电压不平衡等现象研究了锁相环 的设计及实现，主要包括以下几方面： 首先，介绍了课题研究的背景及意义，并对锁相环的工作原理、种类及其发展状 况作了较为全面的综述，总结了并网变换器对锁相环技术的基本要求。 其次，在分析基于单同步参考坐标系的软
改善动态相位跟踪和不平衡电压检测性能的改进软锁相环算法
- 相位检测是控制系统的基础，软锁相环检测适用于电 压畸变场合，便于数字化实现。分析了软锁相环应用于静止 同步补偿器时面临的若干问题，并提出了2 方面的改进方 案：一是针对超前/滞后环节参数选取困难的问题，将其滤 波功能转移到前置延时信号消除环节中；二是q 轴电压经 PI 调节的输出直接作为相位的误差信号，减少了前向积分 环节。通过仿真实验证明改进后的软锁相环在动态相位跟踪 及不平衡电压检测等方面的性能有显著改善。
matlab simulink 锁相环程序
- 这是一个用simulink仿真锁相环的程序，介绍了模拟锁相环与数字锁相环的仿真原理
verilog dpll（数字锁相环）
- 用xilinx ise 10.1实现了数字锁相环，仅供参考
adf4360锁相环程序
- adf4360的锁相环程序，基于单片机8051.内有说明，比较有借鉴意义。
锁相环PLL原理与应用
- 锁相环PLL原理与应用
锁相环
- MATLAB锁相环仿真，源程序
pll
- 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench-pll.vhd : PLL written in VHDL hardware language. pllTB.vhd is a test program for pll.vhd.
PLLmatlab1
- 锁相环程序，用MATLAB 编写，用来防真琐相环的工作过程。有学习价值-A PLL S PROGRAM CODING IN MATLAB,WHICH CAN SIMULATE THE PROCESS OF PLL.IT S VALUABE FOR LEARNING
lc72130
- 三洋锁相环IC L72130的收音搜台驱动代码，- Three oceans phase-locks surround IC L72130 the reception to search for the actuation code,
DPLL
- 数字锁相环DPLL实例程序，帮助理解PLL的结构和详细原理-DPLL DPLL examples of procedures to help understand the structure and PLL detailed Principle
4046PLL
- 采用4046实现的10m以下信号的锁相环 电路图。-used to achieve the 4046 10m below the signal phase-locked loop circuit.
PLLSim
- 二阶锁相环Matlab仿真代码，如入两路信号和信噪比，输出锁相以后的信号。可以仿真初始频差，和频率斜升的情况-second-order PLL Matlab simulation code, such as two-way signals and signal to noise ratio, the output signal after the lock-in. Simulation can initial frequency dif
easy_pll
- 锁相环设计文档和一个可执行文件-PLL design documents and an executable file
dpll_4
- 实现4阶数字锁相环，老外写的，有详细注释，如果您觉得不错，就re一下-achieve four bands DPLL, a foreigner writing a detailed notes, if you think it's good, what re
verilogpll
- 用verilog语言编写的全数字锁相环的源代码,基于fpga平台-using Verilog language prepared by the DPLL the source code, they simply based on the platform